

(11)Publication number:

60-257161

(43) Date of publication of application: 18.12.1985

(51)Int.CI.

H01L 27/04

H01F 19/04

H01L 27/06

(21)Application number: 59-112651

(71)Applicant: NEC CORP

(22)Date of filing:

01.06.1984

(72)Inventor: KUSAMA NOBORU


SHINOZAKI SATORU

(54) SEMICONDUCTOR TRANSFORMER COUPLING CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To make a monolithic semiconductor circuit by a method wherein an insulating film is arranged in coil type close to a semiconductor with one end of the film grounded through the intermediary of a capacity to be reactance—coupled at an optional input/output impedance ratio.

CONSTITUTION: Conductor wirings 111, 112... are arranged on a thick insulating film 4 as double structure to be coupled with one another through the intermediary of a capacity 11 while the circuit operation of coupling coils 111, 112... is stabilized to reinforce the coupling force. The operation of capacities C11, C12... is stabilized since a silicon nitride film 27 may be individually designed as a dielectric. Therefore, a transformer circuit made as a hybrid structure may be made as a monolithic semiconductor device together with other circuit elements. Through these procedures, semiconductor chips may be miniaturized while assuring the transformer coupling circuit of high reliability.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

BEST AVAILABLE COPY

⑩日本国特許庁(JP)

10 特許出願公開

⑫公開、特許公報(A)

昭60-257161

<pre> ⑤Int Cl.⁴ H 01 L 27/04 H 01 F 19/04 </pre>	識別記号	庁内整理番号 L-7514-5F 2109-5E 7925-5F	@ <u></u> 公}		85)12月18日
H 01 L 27/06	101		審査請求 有	発明の数 1	(全7頁)

❷発明の名称 半導体変成器結合回路装置

②特 頤 昭59-112651

②出 願 昭59(1984)6月1日

 ®発明者
 草間
 昇

 ®発明者
 篠崎
 丁

 ®出願人
 日本電気株式会社

 ®代理人
 弁理士内原

東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

明和書

1. 発明の名称 半導体変成器結合回路裝置

2. 特許請求の範囲

- (1) 半導体基板と、前配半導体基板上の絶縁膜面 に互いに近接するコイル形状に配置され、その 一端を半導体基板に形成した容量を介してそれ ぞれ接地し、且つ任意の入出力インピーダンス 比でリアクタンス結合する2つの導体配線から 成る2端子対回路を備えることを特徴とする半 導体変成器結合回路装置。
- (2) 前記2 端子対回路の2つの導体配線が同一絶線膜面上に形成された薄部を隔て空間的に配置され、電磁結合することを特徴とする特許請求の範囲第(1)項配載の半導体変成器結合回路装置。
- (3) 前記2 ペラ対回路の2つの導体配線が2 層に 形成された絶象膜面上に互いに対向配置され、 前記2層目の絶縁膜を介し容量結合することを

特徴とする特許請求の範囲第(1)項記収の半導体 変成器結合回路装置。

- (4) 前記2 端子対回路の2つの導体配線の一端部が、半導体遊板内組込み層の接合容量を介し、 それぞれ接地されることを特徴とする特許請求 の範囲線(1)項記載の半導体変成器結合回路袋庫。
- (5) 前配 2 端子対回路の 2 つの導体配線の一端部が、半導体基板上の絶線膜を誘電体とする容量を介し、それぞれ接地されることを特徴とする特許請求の範囲第(1)項配載の半導体変成器結合回路装置。

3. 発明の詳細な説明

(技術分野)

本発明はモノリシック半導体集積回路の構成に 適する半導体変成器結合回路装置に関する。

(従来技術)

トランジスタ回路により電力増収を行うには、 その入力側および出力側において、それぞれの利 得が歳大となるようにインピーダンス整合を行な

- 1 *-*-

特別昭60-257161(2)

9必要があり、トランジスタ増幅回路の入力イン ピーダンスZiおよび負荷RLは、それぞれ $\sqrt{h_{11}\Delta h/h_{12}}$ および $\sqrt{h_{11}/h_{21}\Delta h}$ となるようKインビーダンス整 合される。ここで Δh は、 $\Delta h=h_{11}h_{12}-h_{12}h_{21}$ で表 わされるh パラメータ表示の量である。

-3-

板と、前記半導体基板上の絶縁膜面に互いに近接 するコイル形状に配置され、その一端を半導体若 板に形成した容量を介してそれぞれ接地し、且つ 任意の入出力インピーダンス比でリアクタンス結 合する2つの導体配線から成る2端子対回路を備 えることを含んで構成される。

(発明の効果)

る。従って、この変成器による結合回路は、従来専 ちハイブリッド半導体集積回路で構成されて来た。 しかしながら、回路の超立に多数の工程を被する とと、治工具の物館により特性がパラックなどの 難点がある他、半導体装置そのものを著しく大形 化するので、R C 結合回路用機にモノリシック半 導体集積回路に構成できることが望ましい。

ととろで、マイクロ波回路におけるインピーダンス整合は通常ストリップ額路上のスタブで行なわれる。従って、マイクロ波回路に限って暫えば、との手法を用いてモノリシック半導体集積回路に構成することは可能である。しかし、半導体基板上に占めるスタブの形成面積が大きいので、半導体装備の大きさは可成り大形なものとなる。

(発明の目的)

本発明の目的は、上記の情況に鑑み、モノリン ック半導体構造を備えた半導体変成器結合回路装 置を提供することである。

(発明の構成)

本発明半導体変成器結合回路裝置は、半導体影

- 4

第1図は本発明をエミッタ妥地多段トランジス タ 増幅器に実施した場合の一実施例を示す接続回 路図で、一点鏡線で出んだ1および2に、それぞ れ本発明半導体変成器結合回路装置の等価接続固 路を示す。本実施例回路は通常のエミッタ接地多 段トランジスタ増幅器で、この他初段トランジス タ Qa 、次段トランジスタ Qa , ……, 入力結台容量 Co, 直流電源 Vccおよびダイオード D, , D, ,……, 抵抗 R₁ , R₂ , R₃ , R₄ , R₈ , R₈からなるパイ アス回路その他を含む。変成器結合回路1および 2は、それぞれりアクタンス結台する一対のコイ ルム, かよびしょまたはしょかよびしょと、それぞ れの一端を容散接地する容量 C,1, C,2, C,1をよび C₁, から成る 2 端対**回路である。**ととで容量 C₁₁, Gョ, G, およびCョ は、それぞれ結合コイルL;, L。, L,およびL。の一端を高崗放的に接地し且つ 地気である半導体基板に直航分が流れるのを阻止 ナるより作用する。とれら2端子対回略は、同一 回路構成を以って各増幅段間にそれぞれ一つづつ 挿入される。

特問昭60-257161(3)

第2図は本発明半導体変成器結合回路装置の一 実施例を示す平面構造図、第3図は第2図を競 X-X'に沿って切断し矢印方向に見たときの断 面構造図である。本実施例では一対の結合コイル Li, かよび Li, の導体配線のみが表わされ、他のコ イルは省略されている。一対の結合コイル Li, か

-7-

は、それぞれ導体配線 &; , , &; , と N*シリコン領域 7,8との間かよびn゚組込み滑5,6とパイアス 回路の抵抗 R, , R. (何れも図示しない) からそれ ぞれ延びる導体配線15,16との間に形成され るオーム扱触部を示し、更に17および18はそ れぞれ埋込み階5および6の周辺領域に形成した P^{*}闇のチャンネル・ストッパーである。とのよう にして、一対の結合コイルはその一端を想込み層 の接合容量を介して接地し、絶様膜上で電磁約合 する2端子対回路を構成する。従って巻線比を適 宜選択するととによって、任意のインピーダンス 比でトランジスタ回路の入出力倒をそれぞれイン ピーダンス整合する変成器結合回路として動作せ しめることができる。以上はマイクロ彼回路を対 象に説明しているので、各半導体領域の不純物機 度も一つの例示として、掲げたものである。

一対の結合コイルム,およびム。が周囲からの影響を受けず電磁結合するためには、下地酸化膜4. は可及的に厚膜であるととが望ましい。従って、酸化膜4は遠化シリコン(81。N。)をマスク材とす

よび Li は、不納物 濃度 7~8×10-34原子/cd 程度のP形シリコン基板3上に形成されたシリコ ン酸化膜 (SiOz) 4 固にアルミまたは多結晶シリ コン導体配線 6,1, 6;2 で形成される。また直旋阻 止のための容量 Cital び Cita トランジスタ Q₁, Q₂,の趣込み層(何れも図示しない)の .. 形成の際同時に形成された埋込み層 5 および 6 の 接合容量がそれぞれ利用される。との埋込み間の 療合容量を利用する半導体回路構造は、地気への 配線を特化必要としないマイクロ放倒域で効果を あげるととができる。埋込み層 5 a よび 6 は、不 純物濃度が1×10 🍱 原子/cd 程度の N * シリコン 度である。 導体配線 ム ; および ℓ, ; の一端は、不純 物浸度が 1 × 1 0º 程度の N゚シリコン領域 7 およ び8を介して埋込み層5⇒よび6にそれぞれ接続 される。ととにN形シリコン領域9および10は、 酸化膜4の形成の際島状に残された5×1 0 º º ~ • 原子/cdの不純物漁度のエピタキシャル膚で、ト ランジスタ衆子のコレクタ領域と同時に形成され る。また11および12ならびに13かよび14

- 8 -

る公知の熱酸化手段によって、1.5~3.0 μmの 厚膜に形成される。すなわち、P形蓋板3の一主 面には、例えば砒素(A8) かよびホウ素(B) が それぞれイオン注入され、まずN^{*}担込み層額域5, 6かよびチャンネル・ストッパー17,18のの P^{*}層額域が形成される。とれらはトランジスタ回 略素子の製造工程で同時に形成できる。ついて基 板全面にN形のエピタキシャル層を成長させ、更 にとの上面に薄い強化シリコン膜(SI₃N₄)がマス ク層として形成される。 強硬にとの強化膜を選択 的に除去し熱酸化工程を行えば酸化膜4は1~3 μmに成長し、所定の図形を形成し得る。なか、 識別を容易にするため第2図ではこれにハッテン ングを施した。

トランジスタ Q_1,Q_2,\cdots 抵抗 R_1,R_2,\cdots がイオード D_1,D_2 などの形成もまた公知の製造技術であり、これらの製造工程と共に N^* シリコン領域 1 および 8 も同時に形成される。この際抵抗 $R_1,R_2\cdots$ は、トランジスタ Q_1,Q_2,\cdots の各ペース領域と同時に形成した拡散領域を利用するこ

特開昭60-257161(4)

とができる。また抵抗値の大きさによっては、前述の N* 埋込み屑を利用することも可能である。

第4図、第5図をよび第6図は、半導体基板上 **に形成されるトランジスタ抵抗および容量の各半** 導体構造を示す図で、トランジスタの各領域と、 抵抗および容量が利用する領域との関係をそれぞ れ明らかにしたものである。ことでB,EおよびC はトランジスタのペース・エミッタおよびコレク タの各電極、Rはペース領域を利用した電極19a, 19b間の抵抗。R/はN*埋込み階を利用した電 低20g,20b 間の抵抗をそれぞれ示す。また 接合容盤 Coo は、第 5 図の場合は電値 2 1 を介し て荔板面から取り出され、第6凶の場合は仏療地 気に接地される。第5図では想込み肩と地気との 間にも容量は存在するが、ペース領域とコレクタ 領域との間の方が遥るかに大きい。すなわち抵抗 および容量をトランジスタの各領域をそのまま用 いて形成することも出来、その他種々の変形も切 能である。

対となる結合コイル L₁₁ および L₁₂ および各 -11-

リシマク半導体染液回路にきわめて容易に構成で きる利点を有する。

第7図は本発明半導体変成器結合回路装置の他の実施例を示す所面構造図で、前実施例と共通する部分は同一符号で設わしたものである。本実施例では第1図に示した容量 C₁₁, C₁₂, ……は窒化シリコン膜(Si,N₄) 22を辞電体として半導体密板上に形成され、また導体配線 d₁₁ および l₁₂は互いに深い得部23で空間的に配置されて破結合される。ことで、N⁶ M24はトランジスタのN⁶ M25と同時に形成された導電領域であり、26は容量の接地されるペき片電極である。

本実施例によれば、導体配線 ら; およびら; …… は全て厚い絶縁敏化膜 4 上に配置することが出来 る他、空間的に電磁結合せしめることができるので、結合コイル Li, および Li, ……の回路動作は安定し、且つ結合力の大きさを一層強めることができる。また容量 Ci, および Ci, ……は大きな誘電率 (と = 6.0)をもつ強化シリコン膜を誘電体としてそれぞれ個別に設計し得るので、接合容量を用

取出し電極等は、以上の各回路案子形成後、基板 金面に被増されるアルミまたは多結晶シリコン層 の選択的除去工程によって形成される。多結晶シ リコンを用いた場合には、予かじめ不純物をドー プし且つアニールして活性化して置かねばならな い。これらの除去工程には異方性ドライエッチン グ法(R.I.E)を用いることができる。これ によって結合コイル Li;および Li; ……等の 導体配 級人」および人。……の線幅および間隔をきわめて 精密に制御され、且つ後細寸法形状に加工されて 形成される。すなわち、導体配線 4.1 および 4.2 … …は、練幅および間隔がそれぞれ較小 1.0 ~ 1.5 д m に ま で 敬 和 化 さ れ 配 置 さ れ る 。 従 っ て 対 と な る結合コイルム;およびム。……は歳化鰈4頭上に あっても充分電磁結合し変成器結合回路として微 能することが可能となる。

以上明らかにしたように、本発明変成器結合回路装置の各回路案子は何れも半導体構造を備えて かり、且つその他の回路案子と遊板を共通とし、 全て既知の製造技術により形成し得るので、モノ

-12-

いた場合に比し回路動作はより安定化する。また 絶縁酸化膜4上には更に強化膜が形成されるので 信頼性の向上はきわめて顕著である。導体配線間 の溝部23は異方性ドライエッチング(R.I.E) を前突施例の場合よりも少く深く行えは容易にで きる。この場合形成できる牌の深さは最大 30 μm である。本実施例では絶縁酸化膜4 に速したとこ ろで止めているが、もっと深く堀り下げてもよい。 本実施例の半導体装置も全て公知の技術で製造す ることのできるモノシリック半導体構造である。

第8図、第9図をよび第10図は本発明半導体 変成蓄結合回路装置の更に他の実施例を示す断面 構造図である。本実施例では窒化シリコン(Si₁N₄) 腹27を挿んで2層構造に配款され、この強化シ リコン膜を誘電体として容量結合する導体配線 ピ₁₁かよび ピ₁₃, と、同じくこの窒化シリコン 膜27を誘電体として基板3上に形成された接地 容量 C₁₁かよび C₁₁とを含む。窒化シリコン 膜27 は公知の C V D 法(ケミカル・ペーパー・デボジ ション)、特に熱C V D 法によれば、0.1 μ m 以 下の安定した膜質に気相成長せしめることができれるので、結合ので、結合ので、結合では、結合では、は対象と大きいので、結合では、いいは、 N*層 2 5 を介してトランジスタQiのコレクタに、またの一端はスルー・ホール28を介して容量では、 N*層 2 4 を の一端は 3 上の電極となり、 N*層 2 4 を 介し 基板 3 上の電極となり、 他端はスルー・ホール29を介しています。 の は 3 上の電極となり、 他端はスルー・ホール29を介してトランジスタQi の スースに 接続される。 第9 凶に現われる 次段の結合コイルである。

本実施例によれば、導体配線 6,1 および 6,2,… … は全て厚い絶縁膜上に 2 層構造に配置され容量。を介して結合せしめることができるので、結合コイル L,1 および L,2,…… の回路動作は安定し、且つ結合力の大きさをより一層強めることができる。また容量 C,1, C,2, …… は第 2 層目の絶縁膜を形

-15-

多増幅器に実施した場合の一実施例を示す接続回路図、第2図は本発明半導体変成器結合回路接置の一実施例を示す平面構造図、第3図は第2図を設定を設定して、第4回、第5回および第6図および第6図および第6図およびがあるとでが成されるトランジスタ、抵抗および容量の各半導体構造を示す図、第7図は本発明半導体結合回路接置の他の実施例を示す断面構造図である。

代理人 弁理士 内 原


(などの)

成する選化シリコン膜をそのまま砂粒体としてそれぞれ個別に設計し得るので、前実施例同様回路動作は安定化する。また前実施例同様に絶縁酸化膜4上には更に強化膜が形成されているので、信頼性を顕著に向上することができる。本実施例の半導体装置も全て公知技術を用いて製造することのできるモノシリック半導体構造を備えるものである。


以上詳細に説明したように、本発明によれば、 従来ハイブリッド構造で製造されていた変成器結 合回路はトランジスタその他の回路案子と共にモ ノリシック半導体装置として製造することができ るので、半導体チップを小形化し且つ信頼性を高 めるうえに顕著な効果を有する。またパイアスの 掛け方について制約を受けることがないので、ト ランジスタ増幅回路を種々の接地方式で構成する ことが可能である。

4. 図面の簡単な説明


第1図は本発明をエミッタ接地多段トランジス ~16~





第1図





第6网












第9図



第10図

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
M IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.